ترجمه مقاله مسیریاب سوئیچینگ ترکیبیِ مداری-بسته ای، برای شبکه‌ی نوری درون یک تراشه (ONoC)

توضیحات

ترجمه مقاله مسیریاب سوئیچینگ ترکیبیِ مداری-بسته ای، برای شبکه‌ی نوری درون یک تراشه (ONoC)
Abstract
The increasing number of Intellectual Property (IP) cores challenges the traditional electrical Network on Chip (NoC). Silicon nanophotonics becomes a leading technology because of offering several benefits for NoC. Also, On-chip services, including guaranteed service and best-effort service, have different traffic characteristics. This has an important influence on the performance of NoC. This paper proposes a hybrid packet-circuit switched router for optical Network on Chip (ONoC). It can support optical circuit switching (OCS) and optical packet switching (OPS) in parallel and simultaneously, in order to optimize the performance of the network with both services. According to the simulation results, the proposed architecture achieves lower latency and higher throughput than the traditional architectures in the same network scale
چکیده
افزایش تعداد هسته‌های مالکیت فکری (IP) باعث شده تا شبکه‌های درون یک تراشه (NoC) ( یا به اصطلاح شبکه روی تراشه) با چالش‌هایی روبرو باشند. نانوفوتونیک های سیلیکونی به یک فناوری عمده مبدل گردیده‌اند، چرا که مزایای متعددی را برای شبکه درون یک تراشه به همراه دارند. همچنین، خدمات درون یک تراشه، اعم از خدمات تضمین شده و خدمات بهترین کوشش، از مشخصه‌های ترافیکی مختلفی برخوردار می‌باشند. این مسئله می‌تواند تأثیری مهم بر روی کارائی شبکه درون یک تراشه داشته باشد. در این مقاله به ارائه‌ی یک مسیریاب سوئیچینگ مدار بسته برای شبکه‌ی نوری درون یک تراشه (ONoC) می‌پردازیم. این مسیریاب می‌تواند از سوئیچینگ مداری (OCS) و سوئیچینگ نوری بسته‌ ای (OPS) به شکلی موازی و همزمان پشتیبانی کرده تا بتواند کارائی شبکه را از طریق هر دو سرویس بهبود دهد. با توجه به نتایج شبیه‌سازی، معماری پیشنهادی می‌تواند به تأخیر پایین‌تر و توان عملیاتی بالاتری نسبت به معماری‌های معمول و آن‌هم در همان مقیاس دست پیدا کند.
1-مقدمه
با افزایش چگالیِ ادغام در یک تراشه، دستاوردهای اخیر در حوزه‌ی طراحی تراشه نشان می‌دهد که پیشرفت‌هایی به سمت طراحی‌های چند هسته‌ای در حال جریان می‌باشد. با توجه به اینکه تعداد هسته‌های مالکیت فکری (IP) که در یک تراشه ادغام گردیده‌اند در حال افزایش می‌باشد، کارائی شبکه‌ی درون یک تراشه با محدودیت‌هایی اعم از مصرف انرژی، تأخیر داده‌ها، توان عملیاتی و غیره روبرو می‌باشد. اتصالات سراسری در این شبکه به یک عامل اصلی و تأثیرگذار بر روی کل کارائی شبکه مبدل گردیده است چرا که نقش مهمی را در اتصال هسته‌های IP بازی می‌کند. در حال حاضر نیاز فزاینده‌ای به اتصالات الکترونیکی متعارف وجود دارد، به گونه‌ای که بتوانند توان عملیاتیِ بالا مقیاس و سرعت را در یک شبکه‌ای که از هسته‌های IP زیادی استفاده می‌کند، تضمین نماید. البته اتصالات الکترونیکی عملکرد خوبی در حوزه‌ی بهره‌وری انرژی و مقیاس‌پذیری کارائی ندارند [1]. همچنین مسئله‌ی قابلیت اطمینان را نیز باید در نظر گرفت [2]...